This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

12⁻2664 26.33 יייי ואַזערון ו רעסטטו ריי 1 202020201

DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

Image available 009265643 WPI Acc No: 1992-393055/199248

XRPX Acc No: N92-299930

Active matrix substrate contg. thin film transistors as switching elements - dopes group 3 impurity to either channel layer of P-type or N-type thin film transistors while making their threshold voltages

comparable NoAbstract

Patent Assignee: SHARP KK (SHAF)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Week Date Kind Applicat No Date Kind Patent No.

19910319 199248 B 19921015 JP 9155027 JP 4290467 A

Priority Applications (No Type Date): JP 9155027 A 19910319

Patent Details:

Filing Notes Main IPC Patent No Kind Lan Pg

5 H01L-027/092 JP 4290467 ·A

Title Terms: ACTIVE; MATRIX; SUBSTRATE; CONTAIN; THIN; FILM; TRANSISTOR;

SWITCH; ELEMENT; DOPE; GROUP; IMPURE; CHANNEL; LAYER; P; TYPE; N;

FILM; TRANSISTOR; THRESHOLD; VOLTAGE; COMPARE; THIN: TYPE;

NOABSTRACT

Index Terms/Additional Words: TFT

Derwent Class: P81; U14

International Patent Class (Main): H01L-027/092

International Patent Class (Additional): G02F-001/136; H01L-027/12

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03925367

Image available

ACTIVE MATRIX SUBSTRATE 04-290467 [JP 4290467 A]

PUB. NO.: PUBLISHED:

October 15, 1992 (19921015)

INVENTOR(s): MATSUSHIMA YASUHIRO

SHIMADA NAOYUKI

TAKATO YUTAKA

APPLICANT(s): SHARP CORF [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-055027 [JP 9155027]

FILED:

March 19, 1991 (19910319)

INTL CLASS:

[5] H01L-027/092; G02F-001/136; H01L-027/12; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components); 29.2 (PRECISION

INSTRUMENTS - Optical Equipment)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS - Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1327, Vol. 17, No. 101, Pg. 132,

March 02, 1993 (19930302)

ABSTRACT

PURPOSE: To provide an active matrix substrate having CMOS inverter which is composed of an N-type TFT and a P-type TFT almost equal to the absolute value of threshold voltage.

CONSTITUTION: A CMOS inverter is formed by an N-type TPT 35a and a P-type TFT 35b and the threshold voltage of a channel layer 12a of the N-type TFT 35a can be set almost equal to that of a channel layer 12b of the P-type TFT 35b by implanting group III impurity such as B(sup +), BF(sub 2), etc., into the channel layer 12a of the N-type FTF 35a.

311513

(19)日本国特許庁 (JP)

(12) 公關特許公報 (A)

(11)特許出單公讀書号

特開平4-290467

(43)公開日 平成4年(1992)10月15日

(51) int,Cl,* H 0 1 L 27/092	量別紀号	疗内酰现得号	P 1	拉術表示箇所
G02F 1/136 H01L 27/12	500 A	9018 – 2K 8728 – 4M 7342 – 4M 9055 – 4M	月01L 海並線水 未請求	27/08 321 M 29/78 311 C 開東項の数1(全 5 頁) 最終頁に続く
(21)出氧各等	特職平3-55027		(71)出版人	シヤープ株式会社
(22) 出顧日	平成3年(1991)3月] 198	(72)発明者	大阪府大阪市河伯野区長池町22番22号 松島 庫権 大阪市河伯野区長池町22番22号 シヤーブ 株式会社内
			(72)発明者	島田 尚幸 大阪市阿伊野区長池町22番22号 シヤーブ 株式会社内
			(72)発明者	▲当▼夢 符 大阪市何倍野区長池町22番22号 シヤーブ 株式会社内
			(74)代理人	弁理士 山本 秀策

(54) 【発明の名件】 アクテイプマトリクス基框


(57) 【要約】

:

()

【目的】 国施電圧の絶対値がほぼ等しいれ選下FT及 びp型TFTによって構成されるCMOSインパータを 有するアクティブマトリクス基板を提供することであ Φ,

【構成】 CMOSインパータはn型TFT35a及び p型TFT35bによって構成され、n型TFT35a のチャネル用12gにB*、BF:等のIII族の不純物を 注入することにより、n型TPT35aのチャネル層1 2aの阿凱竜圧モウ型TFT350のデャネル層12b のそれにほぼ等しくする。



(2)

【特許請求の範囲】

【関求項1】 他操性基板と、該絶操性基板上に形成された表示部と、該地理性基板上に形成され、n型薄膜トランジスタを有するCMOSインパータを含む駆動回路と、を備えたアクティブマトリクス基板であって、鉄n型薄膜トランジスタのチャネル層の少なくとも一方にIII 東不純物がドーピングされ、映n型厚葉トランジスタ及び鉄p型薄膜トランジスタの開催電圧の絶対値がほば等しいアクティブマトリクス基板。

1

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、得喫トランジスタ(以下、「TFT」という)をスイッチング来干として有し、液晶等の表示媒体と組み合わせて要求装置を構成するためのアクティブマトリクス基征に関する。

100021

【従来の技術】従来より、アクティブマトリクス表示領 世には、同一番ほ上に表示部と駆動函路とを形成したア クティブマトリクス基板がしばしば用いられている。ア クティブマトリクス基板に於いては、n型TFTとD型 TFTとによりCMOSインパータが構成され、このイ ンパータを表示装置の走室回路(シフトレジスタ)とし で用いる試みがなされている。このような走室回路に は、表示画面の大型化、高解像度化が要求され、高速助 作が可能な走室回路の研究が進められている。

[0003]

【発明が解決しようとする課題】 上述のようなCMOS インパータには、多給品シリコンを用いたTFTがしば しば用いられる。上述のように、CMOSインパータは 30 n型TFTとp型TFTによって構成されているため、 これらのTFTの踏住電圧の絶対値が異なっている。 遠 常、多糖品シリコンを用いたTFTでは、n型TFTの 別信電圧が低めて小さく、p型TPTのチャネル層の間 鉱電圧は大きい。頭歯電圧の絶対性が帯しく異なると、 望ましい特性を有するインパー 夕は得られない。 好え ば、n૩TFTの回信電圧が低い場合には、インパータ の入力増子に10%電圧を印加するとれ型TFTは完全 にof f状態とはならず、p型TFTに比べて十分に大 きな抵抗値を持つことができない。 従って、このインパー 40 ータの出力増予には、このインパータに接続されている V.」とV.。の間の常圧を、 n型TFTのチャネル層とp 型TFTのチャネル層の抵抗比で分割した電圧が出力さ れてしまう。

【OOO4】本知明はこのような問題点を解決するものであり、本知明の目的は、開催電圧の絶対値がほば等しい可型TFTとよって構成されるCMOSインパータを有するアクティブマトリクス基据を提供することである。

[0005]

【機器を解決するための手段】本発明のアクティブマトリクス基板は、結構性基板と、政機体性基板上に形成された表示部と、鉄橋線性基板上に形成され、n型機関トランジスタを含む似動回路と、を備えたアクティブマトリクス基板であって、鉄n型海膜トランジスタのチャネル層の少なであったにIII 族不純物がドーピングされ、鉄n型海膜トランジスタの高値電圧の絶力シジスタ及び鉄p型海膜トランジスタの高値電圧の絶対値がほば等しく、そのことによって上記目的が達成される。

【0 0 0 6】また、前記n型及びp型障碍トランジスタのテャネル層が、参納品シリコンを有する構成とすることもできる。

[0007]

【作用】前述の多輪最シリコンを用いたTFTでは、通常、n型のチャネル層の開館電圧が極めて小さく、p型のチャネル層の開館電圧は大きい。また、p型TFTのチャネル層の開館電圧を低減することは困難であることを、本発明者らは実験により環路している。n型TFTのチャネル層にIII族の不発物、例えばB*、BF:等を注入することにより、n型TFTのチャネル層の関値電圧をp型TFTのそれにほば等しくすることができる。これにより、バランスの良いCMOSインバータが得られる。

[0008]

【実施例】本発明の実施例について以下に説明する。図3に本発明のアクティブマトリクス基板の一実施例を用いて構成したアクティブマトリクス表示装置の模式図を示す。この表示複量では、駆動国路とTFTアレイとが同一基板上に形成されている。基本11上に、ゲートを動同路54、ソースを動同路56、及びTFTアレイ部53が形成されている。「FTアレイ部53が形成されている。「FTアレイ部53が形成されている。「FTアレイ部53が一トバス配換1が配数されている。ソースに表動回路56からは多枚のソースパス配換2が、ゲートパス配換1に直交して配設されている。更に、ソースパス配換2に平行して、付加容量配換8が配数されている。過、付加容量配換8は必ずしも設ける必要はない。

が 【0009】ソースパス配義2と、ゲードパス配録1、 1と、付加容量配係8とに囲まれた領域には、TFT2 5、検率57、及び付加容量37が設けられている。T FT25のゲート電極はゲートパス配號1に接続され、 ソース電極はソースパス配線2に接続されている。TF T25のドレイン電極に接続された検索準値と対向高板 上の対向電極との間に液晶が封入され、検索57が構成 されている。検索57は電気的には容量と等値であり、 検索57に害を込まれた情号を保持する作用を有する。 また、TFT25のドレイン電極と付加容量配報8との 切には、検索57に害さ込まれた映像信号を保持するた H-x-12-2064 20.34

めの付加容量27が形成されている。付加容量配線8 は、対向電板と同じ電位の電板に接続されている。

【0010】図1に、本実施例のアクティブマトリクス 温板の電勢回路、取ち、ソース電動回路及びゲート駆動 脚路に設けられるCMOSインパータの平面図を示す。 図2に図1のA-A様に沿った新面図を示す。本実施例 を製造工程に従って説明する。 ガラス、石英等の絶縁性 基板11上の金面に、多結晶シリコン薄膜をCVD法に よって多成した。 次に、CVD法、スパッタリング法、 又はこの多結晶シリコン薄質の上面の熟度化により、5 20 I Ozからなるゲート絶縁終18を形成した。ゲート箱 熱膜13の厚さは100ヵmである。

【0011】次に、上記多稿券シリコン薄葉及びゲート **組織銭13のパターニングを行い、半導体着318、3** 1 6 会形成した。上述のゲート絶縁購13の形成を半導 体着31g、31bのパターン形成の後に行ってもよ い。また、ゲート絶縁膜13の形成前に、多結晶シリコ ン神臓の結晶性を高めるため、レーザアニール、窒素界 匪気中でのアニール等の処理を行うことも可能である。 次に、ゲート絶縁裏13上からn型TFTの半導体署3 laに約35KeVでB*&1×10**~5×10**c m^{cz}の後度で注入することにより、n型TFTのチャネ ル部にイオン注入を行った。尚、ゲート絶歴第13の形 成的にイオン氏人を行う場合には、約20KeVで8P ェを5×10¼~5×10¼cm³の満度で洗入するこ とにより、上記と同様にn型TPTのチャネル部注入を 行うことができる。これらのイオン往入は、半導体層3 1aのチャネル部以外の部分にも行われるが、その部分 には後に2×10い cm・というチャネル個への住入量 よりも数析説い温度です・イオンの注入が行われるので、30 問題とはならない。

【0012】次に、後にゲートパス配算1(図3)、ゲ ート電幅3a及び3bとなる多輪品シリコン層をCVD 法を用いて形成し、これにドーピングを行った。これに より、伝抵抗の多効品シリコン層が得られる。その後、 低抵抗多結晶シリコン層のパターニングによって、ゲー トパス配練1、2つのゲート電便3a及び3bを形成し

()

【0013】次に、ゲート電振3a及び3bをマスクと し、且つ、フォトリソグラフィ法によって形成されたレ ジストをマスクとして、ゲート電艦3 a及び3 bの下方 以外の半導体層31a、31bの部分にイオン住入を行 った。イオン注入は、n型TFT31sの場合にはP* イオンを120KeVで2×1014cm-4の適度で行わ れ、p型TFT31bの場合には、B*イオンを35K eVで3×1011cm1の演奏で行われる。これによ り、n型チャネル層138及びp型チャネル欄13bが 得られ、n型TFT38a及びp型TFT35bが完成 する.

00㎝の厚さで層間絶縁襲14を形成した。次に、図1 に示すように、コンタクトホール7a、7b、7c及び 7dを形成した。次に、記録パターン15g、15b、 15cをAl等の低低抗の金属を用いて形成した。配棒 パターン15gにはインパータのV。」(低電圧倒電源) が入力され、記様パターン15bにはVee(高電圧価電 淨)が入力される。また、配装パターン15 ε にはイン パータの出力地圧が出力される。

【0015】図4(a)に本実集例に於けるn風TFT 35gの特性器を示す。比較のために、従来のn型TF T、即ち、チャネル層に不純粉ドープを施していない下 F Tの特性を併せて示した。また、図4(b)に本境峰 例に於けるり型TFT35bの神住器を示す。国4 (a)及び(b)に於いて、接軸はTFTのソース電極 とゲート電孫との隣に印加される電圧V。 を、 植物はソ 一ス電包とドレイン電性との間に流れる電流 1 ヵ をそれ ぞれ永し、ソース電響とドレイン電響の間に印加される 電圧V。。 〒10Vで一定の場合を示している。 図4 (a)と図4(b)との比較から、本実施例のπ型TF Tの開催電圧の絶対値は、従来のp型TFTよりも、p 型TFTの間値電圧の絶対値に近くなっていることが分 かる.

【0016】図5(a)に本実施例のアクティブマトリ クス基板に於けるCMOSインパータの特性図を示す。 比較のために、上述の従来のn型TFTを用いたCMO Sインパータの特性型を関5 (b) に示す。図5 (a) 及び(b)の特性図は、V##=20V、V##=0 Vの場 合の測定結果であり、複雑はインパータの入力電圧 Vis、複雑は出力物圧Vistを示す。殴ら(a)及び (b) の比較から、本実施例に於けるCMOSインパー 夕は、従来のn型TPTを用いたインパータより良好な 特性を有していることが分かる。図5(a)に呆すよう に、Vi。=10VのときにV・・・ =10Vが得られ、 笠 ましいインパータ特性が得られている。

【0017】従来のCMOSインパータでは、11型TF Tの間値電圧の絶対値がp型Tドアのそれとは答しく異 なるので、V...に low電圧を入力したときにn型TP Tは完全にオフ状態とはならず、p型TPTに比べて十 分に大きな抵抗値を持たない。従って、良好な特性が得っ られない。これに対し、本実施例のアクティブマトリク ス基板に設けられているCMOSインパータでは、 Vi.a に10%電圧を入力したときに五型TFTはオフ状態と なり、p型TFTに比べて十分に大きな抵抗値を持つこ とができる。従って、良好な特性が得られる。

【発明の効果】本発明のアクティブマトリクス基板は、 開業電圧の絶対値がほぼ等しいロ墨TFT及びロ型TF TからなるCMOSインパータを有しているので、高性 能のシフトレジスタを構成することができる。従って、 【0014】この基板上の全面に、CVD法によって7 50 本発明のアクティブマトリクス基板を用いれば、高層像

神師平4-290467

{ i

()

5

度のアクティブマトリクス表示複響が実現される。 【簡単の簡単な説明】

【図1】本発明のアクティブマトリクス基項の運動回路 に形成されるCMOSインパータの平面面である。

【図2】図1のA-A雑に沿った新面図である。

【図3】本発明のアクティブマトリクス基板を用いて検 成したアクティブマトリクス表示装置の検式値である。

【図4】 (a) は本発明のアクティブマトリクス基板に 形成される n 型下下下及び従来の n型TF Tの特性関であり、(b) は本難明のアクティブマトリクス基板に形成されるp型TFTの特性圏である。

【図6】(a)は本発明のアクティブマトリクス基板に 置けられるCMOSインパータの特性図であり、(b) は従来のn型TPTを用いたCMOSインパータの特性 図である。

【符号の説明】

3 8. 3 b ゲート電機

7a, 7b7c, 7d コンタクトホール

11 经标性基权

128 ロ型テャネル層

125 p型テャキル層

13 ゲート植株県

10 14 層間絶縁機


16s, 16b, 15c 配線パターン


(EE3)

35a NETFT

35b p型TFT


[501]






(5)






(周4)




[四5]



10 (ds (A) 10 Vds =10V

TOW!



プロントページの統合

(51) Int.Cl. * HOŁL 29/784

()

美洲亚号

厅内整理事号

FI

技術表示協所